Hızlı Özet
- TSMC, SRAM belleğini hedef alan yeni bir BEOL bellek mimarisi geliştiriyor.
- Şirket 3D DRAM pazarına girdiğini dolambaçlı bir dille yalanlasa da çalışmalarını sürdürüyor.
- Geliştirilen bu yeni bellek, standart işlemci kalıbının geniş yüzey alanından faydalanıyor.
- Test çipleri 0.75V voltajda çalışırken, veri saklama süresi 128ms seviyesini aşıyor.
TSMC’nin 3D DRAM pazarına girdiğine yönelik haberler sektörde hareketlilik yaratırken, dünyanın en büyük döküm çip üreticisi bu iddiaları dolambaçlı bir dille yalanladı. Tom’s Hardware’e yapılan resmi açıklamada şirket yalnızca çekirdek işine ve mantıksal entegre devre sağlayıcısı olma misyonuna odaklandığını belirtti. Açıklamada “DRAM” kelimesinin özellikle geçmemesi, hafıza pazarındaki çalışmaların tamamen bitmediği yönündeki şüpheleri canlı tutuyor.
TSMC’nin BEOL Bellek Mimarisi Nedir?
Aslında TSMC, bellek IP’leri veya patentleri barındırmasa da buna benzer bir alternatifi aktif olarak geliştiriyor. 2025 VLSI Teknoloji ve Devreler Sempozyumu’nda sergilenen yeni mimari, bellek dizisini ayrı bir yonga olarak üretmek yerine mantık yongasının BEOL (Back-End-Of-Line) bağlantı katmanlarına entegre ediyor. Geleneksel silikon tabanlı transistörlerin aksine Amorphous Oxide Semiconductor (AOS) kanalı kullanan şirket, 400 santigrat dereceyi aşan sıcaklıkların hassas bağlantı katmanlarına zarar vermesini düşük sıcaklıklı özel bir üretim süreciyle engelliyor.
Bu özel kanal yapısı sayesinde hücre neredeyse hiç kaçak akım üretmiyor. Geleneksel SRAM bit hücresi başına 6 transistör gerektirirken ve işlemci üzerinde devasa bir fiziksel alan kaplarken, TSMC’nin Capacitor-over-Bitline yapısına sahip 1T1C konfigürasyonu aynı alana çok daha fazla bellek sığdırabiliyor. Geleneksel SRAM çözümlerinin kapladığı bu alanın yeni mimariyle birlikte işlemcinin diğer birimlerine nasıl yansıyacağı ise merak ediliyor.
Test Çipi Verileri ve Performans Değerleri
Entegre bellek ve mantık barındıran test çipi üzerinden elde edilen teknik veriler, yeni mimarinin potansiyelini açıkça ortaya koyuyor. Düşük voltajda çalışabilen bu yapı, veri saklama ve dayanıklılık testlerinde standartların üzerine çıkmayı başarıyor.
| Parametre | Ölçülen Değer |
|---|---|
| Çalışma Voltajı | 0.75V |
| Veri Saklama Süresi | 128ms üzerinde |
| Rastgele Okuma/Yazma Döngü Süresi | 8ns altında |
| Dayanıklılık | 10¹⁴ döngü üzerinde |
Bu teknik parametreler, TSMC’nin bu yeni çözümünü SRAM birimine kıyasla çok daha yoğun ve verimli bir alternatif olarak konumlandırdığını gösteriyor. Yapı, dikey istifleme mantığı kullansa da geleneksel monolitik DRAM kalıplarının istiflenme biçiminden farklı olarak çalışıyor.
İşlemci Boyut Avantajı ve Sınırlamalar Neler?
Semiconductor uzmanı Dr. Frederick Chen konuya ilişkin değerlendirmesinde, BEOL bellek çözümünün en büyük avantajının işlemci kalıbının geniş yüzey alanını kullanabilmesi olduğuna dikkat çekiyor. Uzmana göre bu alan normal bir DRAM kalıbından 10 kat daha büyük olabiliyor ve bu sayede ayrı bir monolitik 3D DRAM’in ihtiyaç duyduğu kadar çok katmana gerek kalmıyor.
The Information kaynaklarından sızan bilgiler de bu tabloyu destekler nitelikte. Detayların henüz tam olarak paylaşılmamış olması TSMC’nin resmi dili korumasını sağlasa da, şirketin SRAM sorununu ortadan kaldıracak bu yeni nesil kalıp içi entegrasyona ne zaman resmiyet kazandıracağı merak konusu olmaya devam ediyor.
Entegre Devre Üretiminde Sıcaklık Yönetimi ve Malzeme Seçimi
Yarı iletken imalatında çok katmanlı yapıların oluşturulması sırasında ısı yönetimi kritik bir fiziksel sınır teşkil eder. Geleneksel üretim yöntemlerinde kullanılan yüksek sıcaklıklar, alt katmanlardaki hassas transistör mimarilerine ve bakır bağlantı yollarına kalıcı hasarlar verebilir. TSMC’nin Amorphous Oxide Semiconductor (AOS) tabanlı kanalları tercih etmesindeki temel motivasyon, 400 santigrat derece eşiğinin altındaki sıcaklıklarda işlenebilme yeteneğidir.
Bu düşük sıcaklık prosesi, entegre devrelerin mantık katmanları ile bellek hücrelerinin aynı dikey eksende buluşmasına olanak tanır. Oksit yarı iletkenlerin sunduğu düşük off-current (kaçak akım) özelliği, özellikle bekleme modundaki güç tüketimini minimumda tutar. GIDL (Gate-Induced Drain Leakage) probleminin büyük ölçüde ortadan kalkması, 1T1C konfigürasyonunun veri bütünlüğünü uzun süre korumasını sağlayan temel fiziksel etkendir.
SRAM’in Fiziksel Maliyeti ve Monolitik Entegrasyon
Modern işlemcilerin silikon alanının önemli bir kısmı, işlemci içi önbellek görevini üstlenen SRAM hücreleri tarafından işgal edilir. Her bir SRAM bitinin 6 transistörden oluşması, silikon maliyetini doğrudan artıran ve çekirdek sayısı artışını sınırlayan bir faktördür. İşlemci mimarları, önbellek boyutunu büyütmek istediklerinde fiziksel alan kısıtlamalarıyla karşı karşıya kalırlar.
TSMC’nin geliştirdiği Capacitor-over-Bitline yapısı, bu alanı optimize etmek adına kapasitörleri bit hatlarının üzerine dikey olarak konumlandırır. Bu yaklaşım, geleneksel 6T SRAM tasarımına kıyasla çok daha yüksek bir transistör ve bellek yoğunluğu sunar. Mantık ve belleğin tek bir kalıp üzerinde dikey olarak birleştirilmesi, sinyal yollarının kat edeceği mesafeyi kısaltarak gecikme sürelerini de aşağı çeker.
Kaynak: Wccftech
